基于GaN器件的平衡式逆F类功率放大器的研究与设计

0 引 言

在当今的无线通信系统中，移动通信基站对降低能耗的要求越来越高，高效节能绿色基站已经成为无线通信研究的焦点。而射频功率放大器作为无线通信系统发射机中的重要器件，用于提供所需的高功率输出，其工作效率的高低将直接影响系统性能。因此，高效率功率放大器是实现绿色节能基站的一个攻关难题，在目前出现的功率放大器类型中，开关类功放恰是实现高效率的重要方式[1]。

逆F类功率放大器作为高效率开关功放的一种类型，通过输出端的谐波抑制网络来控制晶体管漏极的电压和电流的波形，最终实现电压和电流波形没有交叠，漏极效率达到100%的目的[2]。与F类功率放大器相比，在输出功率和增益相同的前提下，逆F类功率放大器可以获得更好的效率特性[3]，并且因为逆F类功率放大器的易于实现的优势，使之得到愈发深入的研究[4]。

功率晶体管自身的性能也是制约功率放大器效率提升的另一个重要原因，相比之前的硅基横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor, LDMOS)场效应管，采用以GaN高电子迁移率晶体管(high electron mobility transistor, HEMT)为代表的第三代半导体工艺进行逆F类功放的设计不仅具有较高击穿电压的优点，而且其较小的寄生参数更有利于电路的设计和效率的提升[5-6]。此外，GaN晶体管能够在更高的漏极偏置电压条件下工作，并获得更大的输出阻抗，这就说明匹配电路的设计将更加容易。综合以上优点，GaN HEMT技术已经成为应用于射频和微波通信系统功率放大器的首选方案。

鉴于功率放大器的效率、驻波系数(voltage standing wave ratio, VSWR)和输出功率之间的相互矛盾，不易同时满足设计指标[7]，因此采用平衡式结构设计功率放大器。该结构的优势在于能使效率和输出功率达到最优，而不必过多的考虑输入输出端失配的问题，从而可以快速地设计上下两路射频功放电路。与文献[8-9]相比，该设计在不影响功放性能的情况下，提高了功放的设计效率；平衡式结构具有高稳定性，更容易实现级联工作，且输出功率是单路功放电路的两倍；实现了增益的平坦，降低了输入输出端的驻波系数[10]。本文采用3 dB微带分支线耦合器来进行平衡式结构的设计，并基于GaN HEMT器件CGH40010F晶体管设计了工作于2.6 GHz的高效率平衡式逆F类功率放大器。仿真和实测结果表明，该设计方法不仅能够将放大器的输入输出端驻波系数控制在一个较低的水平，而且能够进一步提高功率放大器的性能，验证了设计方法的正确性。

1 平衡式功率放大器的原理

1.1 平衡式功率放大器

由于受到目前的半导体材料和设计技术等的限制，导致单个射频器件的输出功率很难满足现实需要，所以要想使用现有的器件得到更大的功率输出，可以采用功率合成技术[11]。此外在功放的设计过程中，为了在工作频带范围内实现增益的平坦，工作效率和输出功率等各项指标满足设计要求，功率放大器在输入输出端将会不能很好地完成匹配。所以可以采用平衡式结构设计功率放大器，从而改善功放的工作性能。

平衡式功率放大器是由2个相同的放大电路和输入输出端的2个3 dB定向耦合器构成的对称电路，结构如图1所示。利用3 dB定向耦合器进行输入端信号功率的分配和输出端信号功率的合成，同时将入射信号和反射信号进行隔离，从而达到工作频带范围内增益的平坦和降低输入输出端驻波系数的要求。

图1 平衡式功率放大器的基本结构
Fig.1 Structure graph of balanced structure
power amplifier circuit

1.2 3 dB定向耦合器

3 dB定向耦合器是射频和微波系统中广泛使用的一种功率分配和合成的元件，也是平衡式功率放大器结构中主要的器件之一。它的本质是将微波信号功率按照一定的比例进行分配，同时改变信号的相位。本设计采用的3 dB微带分支定向耦合器的结构图如图2所示。

图2 3 dB定向耦合器结构图
Fig.2 Structure of 3 dB coupler

简单分析其传输特性如下。

1)信号分配。理想情况下，当射频信号从1端口输入，入射信号的功率将被平均分配到2端口和3端口，且2端口输出信号的相位较3端口超前90°。由于上下2个放大电路完全一致，则在输入端反射的等幅度信号最终在4端口合成并被50 Ω负载电阻吸收，而不会在1端口输出。

2)信号合成。在2端口和3端口输入等幅度的射频信号，且在相位上相差90°，则射频信号功率最终在4端口合成，而在1端口由于反射信号的抵消而没有功率输出。

综上分析可知，上下2个设计的放大电路即使在输入端和输出端存在较大的信号反射，但将3 dB分支线耦合器应用到平衡式功率放大器的结构中会大大地降低输入输出驻波系数[12]。

在ADS中进行3 dB耦合器的设计并仿真，原理图和仿真结果如图3所示。从S参数仿真结果图3b和图3c可以看出，在2.6 GHz处，S(2,1)，S(3,1)均为-3.095 dB，S(4,1)为-43.731 dB，且2和3端口相位相差89.93°。表明该3 dB定向耦合器具有良好的耦合度、隔离度和方向性，可以应用到该平衡式功放的设计中。

图3 3 dB定向耦合器仿真原理图及仿真结果
Fig.3 Schematic and simulation results of 3 dB coupler

2 单级逆F类功率放大器的设计

2.1 逆F类功率放大器的工作原理

逆F类功率放大器通过在输出端加入谐波抑制网络对谐波成分进行控制，最终在晶体管漏端使得所有的奇次谐波呈现零阻抗；所有的偶次谐波表现为无穷大阻抗；基波分量呈现最佳阻抗[13]，从而在晶体管漏端得到形为半正弦的电压和形为方波的电流，且二者波形相互交错，如图4所示。进而使得功放管的自身能耗为零，漏极效率在理想情况下可以达到100%，输出功率也随之增加[14-15]。

图4 理想逆F类漏端电压电流波形
Fig.4 Ideal inverse class-F drain voltage
and current waveforms

综上分析可知，功放电路从漏极看向负载的各次谐波阻抗需要满足

(1)

(1)式中:Zopt为基波频率处的最佳阻抗；Zn(ω)为最佳的n次谐波阻抗；可以通过ADS的双向多谐波负载牵引获得。换言之，在晶体管的漏极需要将奇次谐波匹配到短路状态，偶次谐波阻抗匹配到开路状态，从而达到最理想的漏端电压和电流波形，实现高效率的目的[16]。

但是在实际情况下，由于外部封装和内部特性的影响，晶体管存在着很多寄生参数，包括漏极串联电感Ld和漏源极之间的寄生电容Cds等。同时考虑到本设计的工作频率为2.6 GHz，由于寄生参数效应的影响，使用集总参数元件不仅对电路会产生较大的性能影响，也会增加电路设计的复杂度，所以通常使用分布参数元件进行电路设计[17]。根据逆F类功率放大器的工作原理，电路结构图如图5所示。

图5 逆F类功率放大器结构图
Fig.5 Structure graph of inverse class-F power amplifier

2.2 输出匹配电路设计

根据以上分析，如果不考虑晶体管寄生参数的影响，而仅从漏极管脚处设计谐波抑制网络，那么在管芯处将与理想的基波和谐波阻抗条件会存在一定的误差，继而影响功放的工作效率。因此在进行逆F类功放输出匹配电路的设计中必须考虑晶体管自身的寄生参数，将负载阻抗转换到封装参考面上，基本原理图如图6所示。图6中，P点表示晶体管封装后的漏极输出管脚，D点表示漏极节点。通过寄生参数网络和谐波抑制网络的阻抗变换作用，最终在D点实现对奇次谐波的短路处理和偶次谐波开路处理，达到理想逆F类功放的阻抗条件。

图6 输出匹配电路原理图
Fig.6 Schematic graph of output matching circuit

在上述微带线电路的漏端馈电支路中，用扇形枝节代替传统的短路滤波电容，结构更为紧凑，减小了版图的面积。并且该微带线电路结构只对2和3次谐波进行了处理。电长度为90°的漏极偏置电路TL2使2次谐波在A点处短路，30°的开路枝节TL4使3次谐波在B点处短路，之后通过微带线TL1，TL3和寄生参数网络的阻抗变换作用，最终使2次谐波和3次谐波在晶体管漏极D点分别表现为开路阻抗和短路阻抗。据此，可根据以下(2)式、(3)式求解Z1，θ1和θ2。

ZD(2ω)=[jZ1tan(2θ1)+2jωLd]//

(2)

ZD(3ω)=[jZ1tan(3θ1)+jZ1tan(3θ2)+3jωLd]//

(3)

(2)式—(3)式中，//表示并联。联立方程(2)式、(3)式求得

(4)

θ1

(5)

Z1的值可以根据晶体管输出端引脚宽度选取适当的值，在已知Cds和Ld的情况下，联立公式(4)和(5)，即可求解出θ1和θ2。

使用ADS设计谐波抑制网络设计，并对S参数进行仿真，电路原理图和仿真结果如图7a、图7b和图7c所示。

图7 输出谐波抑制电路及仿真结果
Fig.7 Output harmonic suppression circuit and
simulation results

从S参数仿真结果(图7b)中可知，2次谐波(m1)阻抗为无穷大，3次谐波(m2)阻抗为零，对仿真结果的分析验证了所设计的谐波抑制网络结构的正确性，即能够达到对2次谐波的开路处理和3次谐波的短路处理的目的。此外，由图7c得知，设计的谐波抑制网络对2次及3次谐波的抑制均达到了40 dB以上。

2.3 输入匹配电路设计

本设计在输入拓扑中添加了2次谐波抑制电路，以此来减少栅源之间寄生参数对功放性能的影响，从而获得更好的性能表现，拓扑结构如图8所示。

图8 输入匹配电路
Fig.8 Input matching circuit

在图8拓扑结构中，传输线TL4的电长度为45°，2次谐波在C点处短路，从而在输入端抑制2次谐波。传输线TL5和扇形枝节用于直流馈电和交流阻隔。

图9为单级逆F类功放的输入端添加2次谐波阻抗处理前后的功率附加效率(power added efficiency,PAE)随输入功率变化的曲线。由图9可知，当在输入拓扑结构中添加了谐波控制以后，PAE提高了接近4个百分点，电路的性能得到了很好地改善。由此验证了在输入结构添加2次谐波抑制电路的必要性和设计方法的可行性。

图9 PAE随输入功率变化曲线
Fig.9 PAE versus Pin

对单级逆F功率放大器进行仿真优化，得到晶体管CHG40010F漏极输出管脚处的电压和电流波形仿真结果，如图10所示。波形是在封装后的漏端输出管脚处所测，由于受到晶体管寄生参数的影响而不完全满足逆F类功放的标准。但是从波峰尖锐且与半正弦相似的电压和峰值与方波部分相符的电流等波形特点，依然可以判断出该放大器工作在逆F状态。

图10 漏端电压电流波形
Fig.10 Voltage and current waveform of drain

3 平衡式逆F类功率放大器

根据平衡式功放的设计原理，借用ADS2015搭建电路并进行优化仿真，工作频率为2.6 GHz，漏极偏置电压为28 V，栅极偏置电压为-3.2 V。在输出功率饱和的情况下，输出端的各次谐波分量如图11所示。由此看出，所设计的平衡式逆F类功率放大器具有很好的谐波抑制能力，2，3次谐波失真均大于40 dBc。

固定输入功率为31 dBm，对电路进行谐波平衡仿真，对工作频率进行扫描，得到电路在不同频率下的PAE。如图12所示，可知该平衡式功放在频率为2.6 GHz时，PAE达到最大，在2.5～2.7 GHz的工作频带范围内，该功率放大器都能获得高于65%以上的功率附加效率，说明该功放具有200 MHz的高效率带宽。

图11 谐波抑制仿真结果
Fig.11 Simulation results of harmonic suppression

图12 PAE随频率变化曲线
Fig.12 PAE versus frequency

为了验证以上的分析设计，选用Rogers4305b为制作板材，介电常数为3.66，介质基板厚度为30 mil，微带线铜箔厚度为1oz，进行PCB板的加工与调试，制作完成的实物如图13所示，当前电路板尺寸为12.2 cm×9.4 cm。经实际测试，并将结果与仿真数据进行对比，对该平衡式功率放大器的部分性能进行分析。

图13 平衡式逆F类功放实物图
Fig.13 Test board of balanced inverse class-F
power amplifier

测试实际功放板的输入输出端驻波系数和增益平坦度，并与仿真数据进行对比，如图14所示。图14a中，驻波系数的实测结果比仿真数据有一定程度的恶化，但功放在2.6 GHz及其附近的频率范围内，同样满足小于2的要求，可知采用平衡式结构，可以很好地控制输入和输出端的驻波系数。图14b显示带内增益平坦度为±0.63 dB。

图14 输入输出端驻波系数和增益平坦度
Fig.14 VSWR of input and output and gain flatness

当工作频率为2.6 GHz，漏极供电为28 V，栅极供电为-3.2 V时，改变输入射频信号功率的大小，得到输出功率、漏极效率和PAE的实测结果，如图15所示。可知所获得的最大漏极效率为77.91%，最大PAE为72.16%，饱和输出功率为42.32 dBm，此结果相较于仿真数据略有下降，但实测结果与仿真数据的变化趋势保持了良好的一致性。仿真与实测结果表明，当输入功率过大时，PAE、输出功率不再随之线性增加，表现出功率放大器非线性的特点。这是因为功放偏置在开关状态，只有输入信号达到一定值时，晶体管才会开启，开启之后，随着输入功率的增加，工作效率会不断提升。但输入信号功率过大，输出功率将会出现压缩，PAE也会随之下降。

图15 仿真实测结果对比图
Fig.15 Comparison of simulated and measured results

固定输入信号频率、功率和栅极的偏置电压，扫描漏极供电电压，记录功放的输出功率、工作效率和PAE，得到功放性能和漏极偏置电压的测试关系曲线，如图16所示。随着漏极供电电压的升高(16～34 V)，测试曲线变化趋势与仿真结果基本一致，放大器的输出功率也逐步上升，并一直保持高效的工作状态。当漏极电压在此范围内时，功放的效率均大于75%，且输出功率在37.02 dBm到42.32 dBm之间变化。实测结果略小于仿真结果，且稍有波动，这是由实际电路的基板介电常数、微带线的尺寸、部分集总参数元件的精度以及实际焊接等不可控的因素造成的。

图16 功放性能与漏极电压的关系
Fig.16 Relationship between drain voltage and
power amplifier performance

同理，固定输入信号频率、功率和漏极的偏置电压，扫描栅极供电电压，得到功放性能和栅极供电电压的关系曲线如图17。从图17中可以发现，栅极电压的变化对功放的输出功率影响不大，但当栅极电压升高时，工作效率和PAE都随之降低。

图17 栅极电压和功放性能的关系
Fig.17 Relationship between gate voltage and
power amplifier performance

图18是在栅极供电电压为-3.2 V，漏极供电为28 V，且输入功率为31 dBm时，该功放在频率在2.5～2.7 GHz的性能曲线。从图18中可知，在200 MHz的频率范围内，输出功率变化不大。此外，实测的漏极效率和PAE与2.6 GHz有一定的频率偏移，这是由于制版和实际焊接过程中的误差造成的。同时，在此频率范围内，PAE均在65%以上，这与图12的仿真数据保持了很好的一致性，也进一步验证了设计方法的正确性。

图18 频率和功放性能的关系
Fig.18 Relationship between frequency and
power amplifier performance

通过表1中与文献[8]的数据对比分析可知，该设计在保持高效率性能的同时，由于采用平衡式结构，对功放的增益平坦度、输入输出驻波系数有很好的改善，功放的性能得到进一步的提升；与文献[18]对比可知，以GaN HEMT为代表的第3代半导体工艺对提升功率放大器的效率有很大的作用。

表1 功放对比表
Tab.1 Comparison of PA

4 结束语

本文使用ADS2015对电路进行仿真设计，并选用GaN HEMT器件CGH40010F晶体管和Rogers4350b板材实现了平衡式逆F类功率放大器的设计。在输入输出端使用3 dB分支线型耦合器对射频信号进行分配及合成。此外，考虑了功率晶体管的寄生参数，输出端结合谐波阻抗控制网络，对2次和3次谐波分量进行控制，并在输入端加入2次谐波抑制电路，进一步提高了功率放大器效率。偏置电路使用扇形微带线代替短路电容，使电路结构更为紧凑。实测结果表明，当工作频率为2.6 GHz时，饱和输出功率42.32 dBm，最大漏极效率为77.91%，最大PAE为72.16%，同时，输入输出端驻波系数均满足小于2的要求。